


Progettazione Elettronica Digitale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Registri e macchine a stati finiti

- ➔Da Flip-Flop e Latch ai registri
- ➔Seriale o Parallelo?
- ➔Contatori e divisori
- ➔Macchine a stati finiti
- ➔Tempistiche e frequenza di clock




Contenuti di questa lezione

- Registri paralleli e Registri seriali
- Convertitori Seriale/Parallelo e Parallelo/Seriale
- Contatori asincroni
- Contatori sincroni
- Macchine a stati finiti
- Frequenza massima di circuiti sequenziali

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Segnali seriali e segnali paralleli


- I segnali numerici possono essere rappresentati e trattati in forma **seriale** o **parallela**



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Trasferimento seriale


- I segnali sono cadenzati da un segnale di clock
- Trasferimento seriale: N bit con N cicli di clock
  - 1 bit alla volta: tempo totale N T_{ck}




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Trasferimento parallelo

- I segnali sono cadenzati da un segnale di clock
- Trasferimento parallelo: N bit con un clock
  - N bit contemporaneamente, in un tempo T_{ck}




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Vantaggi e svantaggi

- Connessione Seriale
  - Lenta: un bit per volta
  - Una sola linea: minor consumo e costo
  - Più usata su distanze lunghe e “canali”
    - Ethernet, PCIe, USB, link ottici, …
    - Codifica di più bit in un “simbolo” (modulazioni, canale radio, …)
- Connessione Parallela
  - Veloce: più bit nello stesso tempo
  - Molte linee: maggior consumo e costo
  - Più usata su distanze brevi
    - Entro un chip (es. all’interno di un processore),
    - Tra chip su una scheda (brevi distanze, es. tra processore CPU e memoria DRAM)

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Richiami sui tipi di flip-flop

- Un flip-flop o un latch memorizzano 1 bit, un **registro memorizza N bit**
  - Valgono i concetti già visti riguardo alla sincronizzazione
- Con abilitazione a livello (LE)
  - Latch trasparenti
  - Trasparenza quando abilitati (LE = 1)
  - Memoria quando bloccati (LE = 0)
- Con comando sulla transizione (CK)
  - Flip-flop D (master-slave)
  - Memorizzano lo stato dell'ingresso alla transizione attiva
  - No trasparenza
- LE e CK possono essere negati o no


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Sincronizzazione dei registri

Come per i latch e FF, QUATTRO TIPI BASE di “clock” :

LATCH **EDGE-TRIGGERED**

POSITIVE **NEGATIVE** **POSITIVE** **NEGATIVE**



LATCH
(sensibile al livello)

l’uscita cambia durante la fase trasparente (le = 1)


EDGE-TRIGGERED
(sensibile al fronte)

l’uscita cambia sul fronte del clock

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Registri

- Insieme di N Flip-Flop o Latch con comandi comuni
  - Clock
  - (Reset/Clear)
  - …
- A seconda del modo di clock Registri di tipo
  - Latch
  - Edge-Triggered,





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Registro parallelo

- Ingresso parallelo
- Uscita parallela
- Registro **PIPO**
  - **Parallel In/Parallel Out**

- Parametri:
  - Num bit N
  - Tipo di clock
    - Level (latch)
    - D (edge, MS)
  - Altri comandi
    - (Clear, OE, …)






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Segnale di comando

- Abilitazione a livello

a)




b)




- Clock a transizione

c)



d)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing di registro PIPO

- Latch ed Edge-Triggered con stessi ingressi


$A_h = 1010_b = 10_d$
$B_h = 1011_b = 11_d$
$C_h = 1100_b = 12_d$
$D_h = 1101_b = 13_d$
$E_h = 1110_b = 14_d$
$F_h = 1111_b = 15_d$



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Shift-Register SISO

- Insieme di Flip-Flop (D) in cascata (Q_n -> D_{n+1})
  - Clock in comune (eventualmente anche Reset)
- Il dato di ingresso viene scalato entro la catena
  - Registro **SISO** → **S**erial **I**n - **S**erial **O**ut
- Registro a scorrimento/scalamento (Shift-Register)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing di registro SISO



Unica uscita accessibile è Q3
(Qn per un registro da n stadi)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Shift-Register SIPO


- Registro a scorrimento (Shift-Register)
  - Insieme di Flip-Flop (D) collegati in cascata ($Q_n \rightarrow D_{n+1}$)
  - Clock in comune (eventualmente anche Reset)

- Può convertire un dato seriale in parallelo
  - Registro SIPO → Serial In - Parallel Out




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing di registro SIPO




Tutte le uscite Qi sono accessibili
Il dato di ingresso (010011…) è disponibile in forma parallela (3 bit per volta) su <Q1, Q2, Q3>



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Shift-Register PISO


- Permettono di caricare in parallelo i singoli flip-flop
  - Comando Parallel Load (PL)
  - Rimane l'uscita seriale



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Timing di registro PISO






Il dato D(3,2,1,0) viene caricato nei FF con PL=1 sul fronte del clock, e portato in forma seriale su SEROUT = Q3 (sequenza 0 1 0 0)


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Sommario registri


- PIPO




SIPO



- PISO




SISO



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Shift-Register completo


- Ingressi e uscite sia paralleli che seriali



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Shift-Register completo


- Ogni Flip-Flop ha in ingresso un multiplexer, che seleziona uno fra due dati in ingresso (parallelo o seriale)
  - Select = 1: X = A
  - Select = 0: X = B



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Shift-Register completo


- Shift/Load*=0 carica ingresso parallelo D(3:0)
- Shift/Load*=1 esegue lo scorrimento




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Esercizio 4.1

- Tracciare la risposta (uscita Q0)






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Contenuti di questa lezione

- Registri paralleli e Registri seriali
- Convertitori Seriale/Parallelo e Parallelo/Seriale
- Contatori asincroni
- Contatori sincroni
- Macchine a stati finiti
- Frequenza massima di circuiti sequenziali

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Contatori e divisori


- CONTATORE: circuito logico che genera sulle uscite una sequenza di conteggio binario, incrementata a ogni ciclo di clock
  - 0000, 0001, 0010, 0011, 0100, ….
    (0) (1) (2) (3) (4) …..
  - Esistono contatori UP o DOWN
  - Raggiunto un valore predefinito il contatore riparte da 0.

- DIVISORE: contatore di cui viene utilizzata solo una uscita Qn.
  - Modulo M del divisore è il rapporto F_{clock}/F_{qn}
  - Divisore programmabile → è possibile variare il modulo M

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Divisore modulo 2/4






Ogni stadio divide la frequenza di CLOCK modulo 2

M stadi: divisione modulo 2^M

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Contatore asincrono


- I clock sono collegati a catena (ripple)
- I ritardi di commutazione si accumulano
- Il circuito è un contatore asincrono:
  le uscite commutano con ritardi differenti
  - Singolo FF: ritardo T_{pd} (da CK a Q)
  - Uscita Q_M: ritardo $T_{pdM} = M\ T_{pd}$



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Flip-Flop JK come divisore/contatore

- Se J,K = 1 un JK-FF cambia stato a ogni Clock
  - Permette di realizzare contatori asincroni
- Esempio: contatore a tre stadi (:8, modulo 8)
  - JK-FF Negative-Edge-Triggered





- Cosa succede se J,K = 0?

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Sequenza di conteggio


- Sequenza di stati su Q_1, Q_2, Q_3 (modulo 8)
  - Sequenza crescente di numeri binari





Cosa succede se J,K = 0?

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




Contatori asincroni e sincroni

- Contatori asincroni
  - Clock diversi per i vari Flip-Flop
    - Ritardi differenti sulle varie uscite
    - Situazioni anomale nei transitori
  - Reti combinatorie di condizionamento sul clock
- Contatori sincroni
  - Tutti i FF ricevono lo stesso clock
  - Tutte le uscite commutano con lo stesso ritardo (in sincronismo)
- La commutazione è condizionata dallo stato di J e K
  - Pilotati dagli stadi precedenti con reti combinatorie

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Esempio di contatore sincrono

- Contatore modulo 2^N (N = 4)
- Clock diretto su tutti i FF
  - Dal terzo FF in poi tutti gli stadi sono uguali



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


Contatore sincrono e asincrono



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Contatori modulo qualsiasi


- Decodifica del conteggio terminale (es modulo 5)
  - Comando di reset RES a tutti i FF



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Macchine a Stati Finiti (Finite-State Machine – FSM)

- La condizione (0/1) degli elementi di memoria (FF) identifica lo stato del sistema
- I passaggi da stato a stato sono rappresentati con archi, condizionati da variabili interne e di ingresso
- Ad ogni stato corrisponde una combinazione delle uscite
- Questa rappresentazione è un diagramma degli stati




- Le condizioni di uscita da uno stato devono essere mutuamente esclusive

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

FSM per timer di una lavatrice

- Esempio: il sequenziatore di una lavatrice
- Ogni fase dura un tempo fisso (p.es. 15 minuti)
- Il Timer (un altro componente) mette un segnale T ad 1 per un ciclo di clock ogni 15 minuti




STATO	
A	CARICA ACQUA
B	LAVA
C	CENTRIFUGA
D	ASCIUGA

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

FSM come circuito sequenziale


- Due circuiti combinatori: RETE DI USCITA e RETE DI STATO FUTURO
- Un registro di STATO: memorizza lo STATO PRESENTE



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

FSM Lavatrice: rete di Stato Futuro


- E’ un circuito combinatorio
  - Ingressi: variabili di stato (interne), segnali esterni
  - Uscite: variabili di stato nello stato successivo



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Stato Presente e Stato Futuro

- Il registro memorizza lo stato presente codificato su **n** bit: in questo caso 2 bit
- Partendo dallo stato A (Stato Presente) lo stato successivo è B (Stato Futuro), ecc.
- Cambia stato quando l'ingresso T è a 1 (ogni 15 min)




	T = 0		T = 1	
Stato Presente	**D_1**	**D_0**	**D_1**	**D_0**
A = 00	0	0	0	1
B = 01	0	1	1	0
C = 10	1	0	1	1
D = 11	1	1	0	0


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

FSM Lavatrice: rete di Stato Futuro

- Stato futuro (D) = Stato presente (Q) se l'ingresso T è a 0
  - Rimane nello stesso stato
- Stato futuro (D) = Stato presente $(Q) + 1$ se l'ingresso T è a 1
  - Passa allo stato successivo
- **Contatore controllato dall'ingresso T**
- Solo un addendo: «mezzo sommatore» (half adder)

- $D_0 = Q_0 \text{ XOR } T$
- $C_1 = Q_0 \text{ AND } T$
- $D_1 = Q_1 \text{ XOR } C_1$






Circuito Simbolo

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Rete di Uscita nella FSM


- E’ un circuito combinatorio
  - Ingressi: variabili di stato (interne)
  - Uscite: segnali di comando (attuatori, …)
- Questa è una FSM di **Moore**:
  - OUTPUT non dipende da INPUT ma solo da STATO PRESENTE



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

FSM Lavatrice: rete di uscita

- Controlla gli attuatori in base allo stato presente
  - Indipendentemente dagli ingressi (FSM di **Moore**)




STATO	Q_1	Q_0	
A	0	0	CARICA ACQUA
B	0	1	LAVA
C	1	0	CENTRIFUGA
D	1	1	ASCIUGA

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

FSM Lavatrice: rete di uscita


- Controlla gli attuatori in base allo stato presente
  - Indipendentemente dagli ingressi (FSM di **Moore**)
- Il contatore attraverso una rete combinatoria attiva le uscite che comandano gli attuatori



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Rete di Uscita nella FSM

- E' un circuito combinatorio
  - Ingressi: variabili di stato (interne)
  - Uscite: segnali di comando (attuatori, …)
- Questa è una FSM di **Mealy**:
  - OUTPUT dipende da INPUT e anche da STATO PRESENTE





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Tempi di setup e di hold

- In un circuito sequenziale, quindi anche nella FSM, la frequenza massima di funzionamento è legata al soddisfacimento del **tempo di setup** dei flip-flop

- Tempo di setup (t_{SU}):
  - D deve rimanere stabile per questo tempo **prima** del fronte del clock
- Tempo di hold (t_H):
  - D deve rimanere stabile per questo tempo **dopo** il fronte del clock
- Ritardo Clock-Q (t_{CK-Q})
  - Q si stabilizza dopo questo ritardo dopo il fronte del clock






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardi Logica Combinatoria (LC)


- Massimo e minimo ritardo di propagazione
  - $t_{LCMAX} = \max(t_{IN-OUT}, t_{IN-SF}, t_{SP-OUT}, t_{SP-SF})$
  - $t_{LCMIN} = \min(t_{IN-OUT}, t_{IN-SF}, t_{SP-OUT}, t_{SP-SF})$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Minimo periodo e massima frequenza di clock

- È definito dai percorsi combinatori con ritardo maggiore
- t_a = tempo di arrivo, t_r = tempo richiesto
- $\mathbf{t_a = t_{CK\text{-}Q} + t_{LCMAX} < t_r = T_{CK} - t_{SU}}$
  $\Rightarrow \mathbf{T_{CK} > t_{CK\text{-}Q} + t_{LCMAX} + t_{SU} = T_{CK,min} = 1 / F_{CK,max}}$







- Se $t_a > t_r$ si ha una **"violazione di setup"**
- Il tempo di setup $\mathbf{t_{SU}}$ è importante quando si analizzano i percorsi combinatori con ritardo maggiore

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Ritardo minimo

- Anche i percorsi più brevi possono creare problemi
- In questo caso il tempo di arrivo dev'essere più grande del tempo richiesto
- $\mathbf{t_a} > \mathbf{t_r} \Rightarrow t_{CK\text{-}Q} + t_{LCMIN} > t_H$






- Se $t_a < t_r$ si ha una **"violazione di hold"**
- Il tempo di hold $\mathbf{t_H}$ è importante quando si analizzano i percorsi combinatori con ritardo minore

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Massima frequenza operativa

- La frequenza massima di funzionamento è legata a:
  - Ritardo del FF CK → Q, cioè t_{CK-Q}
  - Ritardo della logica combinatoria, cioè t_{LC}
  - Tempo di setup richiesto dal FF, cioè t_{SU}
- $t_{CK-Q} + t_{LCMAX} + t_{SU} < T_{CK}$
- Logica di stato futuro del controllore di lavatrice: stato presente + 1


$D_0 = Q_0$ xor T
$C_1 = Q_0$ and T
$D_1 = Q_1$ xor C_1



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Massima frequenza operativa

- La frequenza massima di funzionamento è legata a:
  - Ritardo del FF CK → Q, cioè t_{CK-Q}
  - Ritardo della logica combinatoria, cioè t_{LC}
  - Tempo di setup richiesto dal FF, cioè t_{SU}
- $t_{CK-Q} + t_{LCMAX} + t_{SU} < T_{CK}$
- In questo caso:
  - $t_{LCMAX} = t_{AND} + t_{XOR}$
  - $t_{LCMIN} = t_{XOR}$




$T_{CKmin} = t_{CK-Q} + t_{AND} + t_{XOR} + t_{SU}$

$F_{CKmax} = 1 / T_{CKmin}$

No violazioni di hold se $t_{CK-Q} + t_{XOR} > t_H$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Violazioni di setup e di hold


- Violazioni di setup si verificano se il periodo di clock è minore del minimo:
  - $T_{CK} > t_{CK-Q} + t_{LCMAX} + t_{SU} = T_{ck,min} = 1 / F_{ck,max}$
  - In fase di progetto occorre ridurre t_{LCMAX}
  - In fase di collaudo, si potrà eventualmente ridurre la frequenza per evitare eventuali violazioni residue
- Violazioni di hold si verificano se i ritardi non sono sufficientemente lunghi
  - $t_{CK-Q} + t_{LCMIN} > t_H$
  - Non dipendono dalla frequenza di funzionamento
  - Non c'è alcun modo di risolvere le violazioni di hold una volta che il circuito è stato realizzato
  - Occorre risolverle tutte in fase di progetto

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 4.2

- Tracciare la sequenza di segnali in un circuito con 2 FF e porte logiche
  - Stato iniziale: tutti i Qi = 0 (FF in RESET)


- Valutazione dei ritardi e della F_{max} del clock con t_{NAND} = 2 ns ; t_{CK-Q} = 3 ns; t_{SU} = 1 ns ; t_H = 1 ns




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 4.2: segnali

- Sequenza di segnali (senza ritardi)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Esercizio 4.2: segnali


- Sequenza di segnali (con ritardi)



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 4.2: frequenza massima

- Massima frequenza del clock (F_{max})
  - Analizzare i ritardi concatenati
    CK → Q (FF); Q → D (porta)
  - Garantire i margini (t_{SU} e t_H)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 4.3

- «Piccola» variazione nel circuito
- Tracciare la sequenza di segnali (stato iniziale: tutti i Qi = 0)


- Valutazione dei ritardi e della F_{max} del clock con t_{NAND} = 2 ns ; t_{CK-Q} = 3 ns; t_{SU} = 1 ns ; t_H = 1 ns



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 4.3: segnali


- Sequenza di segnali (senza ritardi)



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 4.3: segnali


- Sequenza di segnali (con ritardi)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

Esercizio 4.3: frequenza massima

- Massima frequenza del clock (F_{max})
  - Analizzare i ritardi concatenati
    CK → Q (FF); Q → D (porta)
  - Garantire i margini (t_{SU} e t_H)



2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



Conclusioni

- Registri memorizzano più di un bit di informazione
- Stesse tipologie di sincronizzazione di latch e flip-flop
- Diverse categorie di registri in base al formato di ingressi e uscite
  - Seriale vs Parallelo: SISO, SIPO, PISO, PIPO
- Contatori e divisori
- Macchine a stati finiti
- Tempistiche, periodo e frequenza di clock
- Violazioni di setup e di hold

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini